VCO的tran仿真起振逐渐衰减是什么原因

Jagger318 · 发表于 2023-5-24 15:25:33

您需要登录才可以下载或查看，没有账号？注册

×

图1这是我设计VCO的tran仿真，振荡逐渐衰减是什么原因，图2是电路结构，VDD2.5V采用NMOS控制电流在3mA，在设计中PMOS的2/gm是不是只要小于LC的等效电路Rp就能起振了？

Jagger318 · 发表于 2023-5-24 15:26:32

tsmc65工艺

xdf666 · 发表于 2023-5-24 15:47:39

不满足振荡条件。可以从起振条件的幅度条件、相位条件入手分析。一般是增益不够。考虑增大电感。

Jagger318 · 发表于 2023-5-31 20:23:44

xdf666 发表于 2023-5-24 15:47
不满足振荡条件。可以从起振条件的幅度条件、相位条件入手分析。一般是增益不够。考虑增大电感。 ...

谢谢啦，是我自己仿真设置问题，tran设置里没有设置maxstep，学会用pss仿真啦

hebut_wolf · 发表于 2023-6-1 10:39:49

Jagger318 发表于 2023-5-31 20:23
谢谢啦，是我自己仿真设置问题，tran设置里没有设置maxstep，学会用pss仿真啦
...

学到了

xdf666 · 发表于 2023-6-3 11:10:52

Jagger318 发表于 2023-5-31 20:23
谢谢啦，是我自己仿真设置问题，tran设置里没有设置maxstep，学会用pss仿真啦
...

tran仿真没有设置maxstep，为什么会导致VCO逐渐衰减呢？

账号		自动登录	找回密码
密码			注册

[求助] VCO的tran仿真起振逐渐衰减是什么原因