guard ring 问题

Spicedog

画数字电路版图，晶体管电路 与 stdcell 的标准单元（与非门 等等）
没有画guard ring ，晶体管的VDD VSS接在 stdcell 的VDD VSS上，LVS可以通过，其中ERC也通过
晶体管的PMOS 共同NW，手工画的NW

请问一下，没有画 guard ring 是否有问题，我看模拟版图，都需要guard ring ，有点疑惑

                               
登录/注册后可看大图

ZN0001

跑DRC，没问题那就没问题

guoaf

影响ESD吧

有些懒的二虎

数字版图不用guardring，如果你数字和模拟的图要放一起，可以给数字版图加个psub的ring围起  远离模拟模块放置

八云紫

理论上需要tap，可能是drc rule没写好（忽略不太可能），要吗就是把晶体管认成tap了。你这个晶体管是什么呀。没有tap drc应该是要能验出来的，stdcell和模拟的不一样，里面没有tap没关系。做数字版图的时候他们会自己放tap。（guardring也就是tap）

chenju2121

数字的单个逻辑门不需要guardring ，不让每个都画，太浪费面积，数字有专门的tap cell 给衬底提供电位。