CTS过后的hold路径违例分析，新手求教

king-wa

keqing 发表于 2024-9-25 12:23
打扰您了，刚刚使用set_disable_clock_gating_ckeck命令把default路径上的违例屏蔽掉了，剩下的reg2cagte ...

把path的detail 打出来看看

keqing

king-wa 发表于 2024-9-26 10:48
把path的detail 打出来看看

请问是这个吗

ywwuyifan

keqing 发表于 2024-9-26 11:07
请问是这个吗

你先设定set_ccopt_property update_io_latency false重新跑一次ccopt吧，这样report看起来很麻烦

jake

keqing 发表于 2024-9-25 21:07
请问是这个吗

Endpoint dig_core_inst/probe_168_inst/U220/A2

貌似U220是个组合逻辑门，工具认为这个门被用来控制时钟了，这种场景通常是前端欠考虑造成的
前面cxksyue网友的解释及set_disable_clock_gating_check应该仍适用于U220

keqing

ywwuyifan 发表于 2024-9-27 12:21
你先设定set_ccopt_property update_io_latency false重新跑一次ccopt吧，这样report看起来很麻烦 ...

我是用timingDesign -postCTS -hold报出来的，请问是要在cts阶段使用set_ccopt_property update_io_latency命令，再通过timingDesign出报告吗

ywwuyifan

keqing 发表于 2024-9-27 18:04
我是用timingDesign -postCTS -hold报出来的，请问是要在cts阶段使用set_ccopt_property update_io_laten ...

对，先下这个cmd然后ccopt_design -cts

keqing

ywwuyifan 发表于 2024-9-30 01:26
对，先下这个cmd然后ccopt_design -cts

好像没有这个命令啊，显示error

keqing

jake 发表于 2024-9-27 12:44
Endpoint dig_core_inst/probe_168_inst/U220/A2

貌似U220是个组合逻辑门，工具认为这个门被用来控制时钟 ...

原来如此，使用这个命令可以把这条路径屏蔽掉了，请问若是in2reg路径有hold violation，并且begin point和end point不是同一时钟域的情况下需要怎么解决呢

jake

keqing 发表于 2024-10-8 22:26
原来如此，使用这个命令可以把这条路径屏蔽掉了，请问若是in2reg路径有hold violation，并且begin point ...

Launch用的是i2c_sda。
Capture用的是MCLK。

如果MCLK是系统的oscillator产生的，MCLK跟I2C SCL, SDA完全异步，那么这个path就也是异步的，不需要查setup, hold。SDC里应该告诉工具i2c_sda和MCLK异步。用set_clock_groups可以很容易地表达这种异步关系，这样工具就自动不查了。要检查一下设计里这个path是否加了synchronizer(同步电路)。前端如果很年轻会忘了加。
如果MCLK就是I2C SCL，i2c_sda跟MCLK/SCL有同步关系，这个hold violation工具应该可以修。