驱动电路和功率管版图绘制求助

kara211234

各位大佬好，我想用csmc0.5um工艺画驱动电路和功率管的版图，这工艺只有3层金属，以及一种5V的普通mos，驱动电路和功率管是应用于buck电路的。驱动电路是逐渐变大的反相器链，最后一级的w/l是17000/1的pmos和8500/1的nmos。功率管是一个70000/1的pmos和一个35000/1的nmos，功率管耐的极限电流大概是1A左右。想问一下这样画反相器链里面大的mos管以及功率管可行吗？还有就是S/D的默认距离是1.1u，我需要拉远到什么距离呢？

存在感

为啥 M2 上面没有M3？需要分开设计么？什么原因？

kara211234

存在感 发表于 2024-9-18 17:00
为啥 M2 上面没有M3？需要分开设计么？什么原因？

我想的是m2连s，m3连d

没有绘制过功率器件版图，按照画普通电路的画法画的，请问这样会有什么问题吗？

存在感

kara211234 发表于 2024-9-18 18:58
我想的是m2连s，m3连d

没有绘制过功率器件版图，按照画普通电路的画法画的，请问这样会有什么问题吗？

需要看设计需求 如果是小电流的器件 这样设计可能没有问题，但一定是利用率不高的设计。

功率管前2级驱动 需要考虑 latch up 防护 （如果后一级 功率管是接PAD），需要考虑输出阻抗（如果后一级功率管 gate 开启有需求）。
功率管 需要考虑latch up (工作状态 或接pad ),需要考虑ESD 耐压 （接PAD）；需要考虑器件及金属 过电流能力（以及电流均匀性），需要考虑寄生阻抗 （设计有需求，如效率 负载等）
功率管自身需要考虑寄生开启的一致性，引起的器件选择 以及 body 接触设计等。
功率管对外 除考虑latch up 影响外同步应考虑工作时带来的噪声对其他电路的影响，引起的 防护环设计，以及阱的处理 和 ISO ring 的处理。

peterlin2010

goto bcd layout guide line for large MOS .

uniform turn on issue

UNnowN

为什么要m2、m3交替走线呢，不可以都走m3吗
再者S、D拉开的距离是根据金属的电流承载能力来定的，单根S、D要走多大的电流决定你需要多宽的金属走在S、D上。

暴躁的兔子

眼眼