设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › lvs 出现的新问题求解

发新帖

查看: 613|回复: 2

[求助] lvs 出现的新问题求解

发表于 2024-4-25 10:13:51 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

、

这是啥意思呢搜遍全网也没有找到答案求各路大神帮忙谢谢

回复

发表于 2024-4-25 10:18:53 | 显示全部楼层

1: CIW 报的啥错？ 2：电路check save了么？ 3：电路单独从virtuoso可以export 出网表吗？

EETOP创芯人才网职位发布入口

回复支持 1 反对 0

楼主| 发表于 2024-4-25 10:55:10 | 显示全部楼层

终于是解决了原因在于3T DEVICE 文件被覆盖成网表文件导致器件不认
但是报错信息一闪而过只能抓住关键词去解决
最后换了个正确的3t device 文件就可以了
谢谢

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-28 00:33 , Processed in 0.016463 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表