在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: hyacinthTS

[求助] LVS怎么屏蔽(忽略)电路中的单元

[复制链接]
发表于 2023-4-23 10:06:29 | 显示全部楼层
是的,本来版图和电路都要有才能做lvs
发表于 2023-4-23 10:14:19 | 显示全部楼层


XXHHJJ 发表于 2023-4-23 09:33
首先电路上这个模块得打上pin,然后版图也得做个空cell里面有电路上对应的pin,就可以用lvs box了 ...


这确实是一个好办法
 楼主| 发表于 2023-4-23 10:57:51 | 显示全部楼层


zby3214779212 发表于 2023-4-23 10:14
这确实是一个好办法


lvs box.png 的确可以
发表于 2023-8-4 14:12:52 | 显示全部楼层


843071455 发表于 2023-4-21 21:31
你只有symbol肯定不行,可以建个只有PIN的schematic,就是你进到这个空的原理图的block里就只能看到PIN,这 ...


该方法可行 ,因为在Top层跑EMIR时,有的底层模块不需要跑emir,需要跑顶层连线的emir,可以通过该方法去优化网表
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 17:48 , Processed in 0.016477 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表