栅到源漏两端孔距问题

yli345 · 发表于 2022-12-7 16:22:59

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 yli345 于 2022-12-7 16:27 编辑

请问下，就是在画mos管的时候有时候为了省空间栅到源漏的间距不一样可以吗？（听说一段电阻变变大？）有什么资料可以供参考吗

李幕白 · 发表于 2022-12-7 16:38:38

一般间距不一致都是制作来用于耐高压，过大电流。

yli345 · 发表于 2022-12-7 16:42:23

李幕白发表于 2022-12-7 16:38
一般间距不一致都是制作来用于耐高压，过大电流。

那普通逻辑器件的mos管就一般都要求栅到源漏孔间距一样是吗？

happy_star · 发表于 2022-12-7 16:44:23

茂矽？

李幕白 · 发表于 2022-12-7 17:02:02

yli345 发表于 2022-12-7 16:42
那普通逻辑器件的mos管就一般都要求栅到源漏孔间距一样是吗？

普通的MOS管的话得看工艺，看制程，有见过加dummypoly来保证POLY的位置的准确性，就是为了保持poly到DIFF的间距一致。DIFF上面的孔的这些间距也不全是固定位置，只不过是你调用的是固定的位置，手动画只要是满足DRC就可以了。

李幕白 · 发表于 2022-12-8 09:14:35

能过DRC就行，反正按照我目前的工艺来说，间距是固定死的不管是调用还是全定制。

Andyou · 发表于 2022-12-8 13:20:51

大小不一样的管子源漏共用会出现楼主说的那个问题我一般都无视了

模拟后端的小白 · 发表于 2022-12-14 09:38:21

完全可以没有问题，

note30933 · 发表于 2022-12-14 09:58:11

谢谢分享

[求助] 栅到源漏两端孔距问题