Finesim 数模混仿内存泄漏

wuchangchun866 · 发表于 2022-10-27 17:55:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

目前的现象：
1、如果在verilog tb顶层只例化网表中的一个小的cell，或者子模块，这个仿真是可以完成的；
2、如果例化网表的最顶层，或者次顶层，都会报这个内存泄漏的错误，并且每次的process vmpeak 不一样，但都会比vmsize的数字大4kb。
请问下各位大佬有没有遇到过，如何解决？

LowerLow · 发表于 2022-11-15 19:32:16

有解决吗？同样数字模块有多层，报错xa.ini文件不到，也不知道是什么文件

wuchangchun866 · 发表于 2022-11-18 10:57:55

LowerLow 发表于 2022-11-15 19:32
有解决吗？同样数字模块有多层，报错xa.ini文件不到，也不知道是什么文件

没解决，改用xa了，xa目前没报错了

piao · 发表于 2022-11-21 00:04:22

finesim是fastspice, xa可以支持mixed signal

[求助] Finesim 数模混仿内存泄漏

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2