有关隔离型NMOS的摆放问题（latch-up）

uray555 · 发表于 2022-10-26 09:09:03

您需要登录才可以下载或查看，没有账号？注册

x

有关输出口的MOS摆放，我有想请教各位大大
我在输出口使用了以N阱作为隔离的NMOS，为了节省空间，想在画版图的时候把隔离用的N阱和同为输出的PMOS的N阱合并在一起（请参考下图）
请问这种画法会有导致latch-up的风险吗，或者有没有什么需要注意的细节？
拜谢！

IC的行路人 · 发表于 2022-10-26 14:14:28

有latch-up风险，不建议把Pmos和Nmos放在一起，如果一定要放，可以在隔离用的N阱和输出的PMOS的N阱之间加个P阱，然后再把Pring和Nring加宽，这样会降低发生latch-up风险，但距离太近，还是有风险

uray555 · 发表于 2022-10-26 16:17:13

IC的行路人发表于 2022-10-26 14:14
有latch-up风险，不建议把Pmos和Nmos放在一起，如果一定要放，可以在隔离用的N阱和输出的PMOS的N阱之间加个 ...

明白了，那我还是分开放吧，非常感谢！

u12u34 · 发表于 2022-11-4 09:29:12

关于latch up 可以关注微信公众号番茄ESD小栈算是国内较为专业的ESD和latch up 公众号。

[求助] 有关隔离型NMOS的摆放问题（latch-up）