在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1508|回复: 3

[求助] 有关隔离型NMOS的摆放问题(latch-up)

[复制链接]
发表于 2022-10-26 09:09:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有关输出口的MOS摆放,我有想请教各位大大
我在输出口使用了以N阱作为隔离的NMOS,为了节省空间,想在画版图的时候把隔离用的N阱和同为输出的PMOS的N阱合并在一起(请参考下图)
请问这种画法会有导致latch-up的风险吗,或者有没有什么需要注意的细节?
拜谢!

OUT.PNG

发表于 2022-10-26 14:14:28 | 显示全部楼层
有latch-up风险,不建议把Pmos和Nmos放在一起,如果一定要放,可以在隔离用的N阱和输出的PMOS的N阱之间加个P阱,然后再把Pring和Nring加宽,这样会降低发生latch-up风险,但距离太近,还是有风险
 楼主| 发表于 2022-10-26 16:17:13 | 显示全部楼层


IC的行路人 发表于 2022-10-26 14:14
有latch-up风险,不建议把Pmos和Nmos放在一起,如果一定要放,可以在隔离用的N阱和输出的PMOS的N阱之间加个 ...


明白了,那我还是分开放吧,非常感谢!
发表于 2022-11-4 09:29:12 | 显示全部楼层
关于latch up 可以关注微信公众号 番茄ESD小栈 算是国内较为专业的ESD和latch up 公众号。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 11:18 , Processed in 0.017541 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表