在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: -Answer-

[求助] 求问关于芯片RDL良率问题

[复制链接]
发表于 2022-5-27 20:27:59 | 显示全部楼层


wsrzsg 发表于 2022-5-27 20:13
了解下bumping RDL 长PAD?我理解bumping要么长铜柱要么直接长锡球。做PAD是还要做wire bond? 纯属好奇哈 ...


wire bonding pad,,原始的pad位置是阵列的,FC封装,后来需要做成QFN,WB的,,只能做RDL改一下pad layout。。。然后打线。。
反正就是风骚需求



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 01:48 , Processed in 0.012160 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表