clock 穿过什么样的组合逻辑单元可以产生 clock gating check

wenfangsibao

我的理解是，当时钟穿过组合逻辑单元的时候，比如与门，为了避免竞争冒险现象，就会产生clock gating check。但是，是不是只要时钟穿过与门（或者其它包括与门的组合逻辑单元）就会产生clock gating check ？为了产生clock gating check，还会有其它限定条件吗？

wenfangsibao

我这里看到一个case，某个组合逻辑单元B pin有时钟穿过，所以A1/A2 pin 会有相对于 B pin 的 clock gating check。这个我可以理解。但是在紧挨该组合逻辑单元之前，时钟还穿过了另外一个组合逻辑单元，就没有 clock  gating check。。。为什么？求大牛不吝赐教！

转折点

set_clock_gating_check 怎样设置的呢； 我接触到的是一般都会用库里面的门控单元，不会自己用组合逻辑单元去做门控时钟

king-wa

因为前一个组合逻辑单元的信号会到A，所以只要在A的check 就行，我的理解

蔡耳曼

一个LATCH＋一个AND会按照ICG处理

陈涛

只要组合逻辑的input pin可以改变/控制那个输入时钟，就会产生clock gating check

照说clock穿过的前后两个组合逻辑，都会有clock gating check，除非被设置了disable timing，case analysis，false path等