设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog在设计上的作用

发新帖

查看: 2406|回复: 7

[资料] SystemVerilog在设计上的作用

发表于 2021-12-25 21:36:30 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有点老的文章，但是在SystemVerilong在可综合方面的应用讲的还是不错，可以开阔视野。

2013-SNUG-SV_Synthesizable-SystemVerilog_paper.pdf

311.97 KB, 下载次数: 35 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复

发表于 2021-12-25 22:48:59 | 显示全部楼层

kankan

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-12-26 15:26:33 | 显示全部楼层

thanks

回复支持反对

发表于 2021-12-29 13:24:59 | 显示全部楼层

kankan

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-1-20 03:58:02 | 显示全部楼层

Thank you

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2022-1-21 18:09:17 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2022-1-21 23:27:23 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-9-21 23:15:03 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-11 02:58 , Processed in 0.020320 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表