设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 自己手动整理了一份在Cadence图形界面下进行Xa+VCS混合 ...
1 ...456789101112
返回列表 发新帖
楼主: tStone

[资料] 自己手动整理了一份在Cadence图形界面下进行Xa+VCS混合仿真的文档

[复制链接]
binnq
发表于 2024-8-5 17:19:33 | 显示全部楼层
感谢
回复 支持 反对

举报

方兴未艾
发表于 2024-8-5 19:19:26 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

binnq
发表于 2024-8-6 10:53:01 | 显示全部楼层
感谢
回复 支持 反对

举报

eaglesmiling
发表于 2024-9-11 16:36:45 | 显示全部楼层
重中之重
回复 支持 反对

举报

huaashan
发表于 2024-10-17 10:44:22 | 显示全部楼层
顶一个
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

YCYYR
发表于 2024-11-14 22:45:18 | 显示全部楼层
感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1 ...456789101112
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 15:23 , Processed in 0.016708 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表