求有用过UMC65工艺的大哥们，请教下lvs报错的情况

cherry_li

AEureka 发表于 2021-5-11 10:44
谢谢回复，经过排查已经确定是DIODP_LL的DIFF面积跟schematic对不上，导致LVS的面积报错；
但现在想继续 ...

为什么还要在DIO的diff继续做其他结构啊？DIO就是一个器件了，在叠加其他device的model怎么算啊？LVS应该是不支持的吧。如果是设计时需要考虑你的device所在的PW对DNW的寄生dio，那就直接抽取后仿寄生dio就可以了。不能直接调用PDK的这个DIO并在上面继续画device的。以上纯属我个人经验，谢谢

AEureka

cherry_li 发表于 2021-5-11 11:55
方便把diodp的device定义发出来看看嘛？包括property那部分，应该可以看到dio area是算的谁的面积 ...

谢谢您的耐心回复，我这边能找到的关于这两个二极管的device定义了

schematic确实可以设置W/L；但是若想在这个PW上做MOS或者其他结构的话，那DIFF应该就是MOS的DIFF，而不是像下图那样整个大正方形，那如果为了能过LVS把schematic的W/L改小，那真正流片回来后的物理PW究竟是DIFF那么大还是以DNW为基准那么大呢？

cherry_li

AEureka 发表于 2021-5-11 16:39
谢谢您的耐心回复，我这边能找到的关于这两个二极管的device定义了

schematic确实可以设置W/L；但是若想 ...

楼主你这个感觉流程反了啊，DIODP，DIODNW都是寄生dio，我的理解正常设计流程应该是只需要在调用的NMOS中按要求标记DSYMBOL，然后LVS时打开BACK-to-BACK switch, extract出layout中DIODP和DIODNW的实际面积，然后反标会schematic中。不过奇怪的是为什么dio的面积是抽的diff的面积，这不符合实际PN结物理意义。实际PN结的面积应该是跟PW的面积和周长相关的。不过UMC65我没有做过，你最好问问UMC的DS，那样问题解决会更快。祝好运~

cherry_li

AEureka 发表于 2021-5-11 16:39
谢谢您的耐心回复，我这边能找到的关于这两个二极管的device定义了

schematic确实可以设置W/L；但是若想 ...

至于PW实际大小，按一般工艺来说是PW画多大实际就是多大，只有简单的高压阱与低压阱的逻辑运算。不排除UMC关于这个DIO的pw有进行特殊逻辑运算，你可以问问UMC。

AEureka

cherry_li 发表于 2021-5-12 09:21
楼主你这个感觉流程反了啊，DIODP，DIODNW都是寄生dio，我的理解正常设计流程应该是只需要在调用的NMOS中 ...

谢谢回复
对的，一般设计中这两个二极管都是寄生的，是用来后仿抽取寄生参数的；
但我们现在试想主动利用这两个寄生的电容做光吸收媒介，所以得事先对感光面积有个估计，因此得先定schematic的面积大小，然后画layout跑LVS，结果就遇到一堆问题

至于UMC5的DIODP_LL为啥抽的是DIFF，目前我也还没结论，我也刚接触这领域，不太了解跟工艺厂商沟通的途径；但物理实现上来讲的话PW的大小应该就是内NWELL的大小了，跟DIFF没直接关系


还有个问题想请教下，您说的LVS的back-to-back switch是什么作用的吗，一般这种仿寄生电阻电容的是不是都得选择这个呢

cherry_li

AEureka 发表于 2021-5-12 15:06
谢谢回复
对的，一般设计中这两个二极管都是寄生的，是用来后仿抽取寄生参数的；
但我们现在试想主动利用 ...

我是看你发的资料上这么写的，应该是你的LVS file中有这个switch，你可以看一下。用UMC的工艺，肯定可以找他们支持啊，有问题就问好了。你不知道怎么联系，你们公司应该有人负责联系的。

AEureka

cherry_li 发表于 2021-5-13 08:58
我是看你发的资料上这么写的，应该是你的LVS file中有这个switch，你可以看一下。用UMC的工艺，肯定可以 ...

好的，谢谢回复，我这边联系下师兄看有没有厂商的联系方式

CmosLgh

工艺库分享哦

linxishiguang

LAYER   IPWM            1225                    //IP Water Mark