LVDS设计求助

tf001 · 发表于 2021-3-16 20:13:29

ericking0 发表于 2021-3-12 16:27
差不多就是这个思路；
vds差异导致的系统偏差设法避免掉，剩下的纯粹的random的mismatch靠中间低阻节点吸 ...

确实是一个不错的思路，不通过环路来控制，只是被动吸收电流。这样对稳定性要求就没那么高了

muchunlin · 发表于 2023-11-13 15:39:27

ericking0 发表于 2021-3-10 21:28
没有共模反馈；
OUTP/OUTN之间串连两个电阻，电阻中间抽头接VCM；
打个比方上面电流4mA，下面电流只有3.9 ...

那这里的VCM就直接接标准的1.25吗

喵小黑 · 发表于 2024-4-8 16:52:50

大佬，我最近也在设计lvds，没有添加预加重结构，采用电压摸结构实现。现在添加chip各端口的RLC寄生模型，出现出现了很强的振铃和波动（vdd和gnd也是），请问没有提供封装寄生参数的话，这方面应该怎么考虑呢？谢谢！

tf001 · 发表于 2024-4-10 10:52:21

喵小黑发表于 2024-4-8 16:52
大佬，我最近也在设计lvds，没有添加预加重结构，采用电压摸结构实现。现在添加chip各端口的RLC寄生模型， ...

可以先用集总模型做仿真，之后再替换

喵小黑 · 发表于 2024-4-12 14:29:09

tf001 发表于 2024-4-10 10:52
可以先用集总模型做仿真，之后再替换

利用集总模型跑着,片内的电源与地之间差模也有150mV的波动，请问这个正常么？

binnq · 发表于 2024-4-15 17:06:45

感谢

electroniczz1 · 发表于 2024-4-19 17:27:21

为什么Driver会用AVDD18去供不是应该0.4V的LDO吗

ICer_Luka · 发表于 2024-5-14 15:01:58

你好，请问输出阻抗的匹配是怎么考虑的呢，谢谢

binnq · 发表于 2024-5-15 09:19:23

感谢

binnq · 发表于 2024-5-22 14:10:25

QC-LDPC码编码器的FPGA实现

[求助] LVDS设计求助