Verilog代码没太看明白

buzhou2006

这段代码是将一个10bit的有符号数 饱和到9bit的有符号数 对于超过9bit有符号数的表示范围的10bit数 用其正的最大或者负的最小值表示 不过这种是非对称的饱和运算表示 这种模块会经常用在定点化算法当中

yves.yang

这是个带符号数的饱和运算，if (data[9] == 1'b0 && |data[8:8] == 1'b1)fix_point = {1'b0,{(8){1'b1}}};是正数溢出饱和。else if (data[9] == 1'b1 && &data[8:8] == 1'b0)fix_point = {1'b1,{(8){1'b0}}};是负数溢出饱和。else后面是没有溢出的情况。

Captain_Rail

好基础的问题。。。

come_on_sn

   

buzhou2006 发表于 2021-1-8 09:02
这段代码是将一个10bit的有符号数 饱和到9bit的有符号数 对于超过9bit有符号数的表示范围的10bit数 用其正 ...

您好，请问下想了解定点化算法的话，有什么推荐的学习资料呢？就感觉MATLAB和FPGA硬件程序联合起来的话，会有效很多

come_on_sn

   

buzhou2006 发表于 2021-1-8 09:02
这段代码是将一个10bit的有符号数 饱和到9bit的有符号数 对于超过9bit有符号数的表示范围的10bit数 用其正 ...

非常感谢了~

come_on_sn

   

yves.yang 发表于 2021-1-8 09:45
这是个带符号数的饱和运算，if (data[9] == 1'b0 && |data[8:8] == 1'b1)fix_point = {1'b0,{(8){1'b1}}}; ...

谢谢了，学到了饱和处理