IC封测厂常见的高ESD风险工序-Wafer sawing后的rinsing

kyyyyyykimo · 发表于 2024-3-9 20:26:06

真是感謝分享知識

copper_hou · 发表于 2024-3-13 15:05:27

LEAN ESD正式推出了原创性的高速流体静电带电检测方案-LEANESCM测量系统，可实施精确掌握半导体Fab与封装阶段高速水体清洗单元的静电风险。

jiangke199382 · 发表于 2024-4-28 15:52:42

不是加CO2发泡的吗

copper_hou · 发表于 2024-4-29 10:52:45

jiangke199382 发表于 2024-4-28 15:52
不是加CO2发泡的吗

鼓入CO2的措施只能一定程度降低高速水体的静电带电，但要完全解决当今主流制程以及40nm以下先进制程的芯片还是不够，必须要增加其他降低水体静电带电的措施。

LiuBrian_2024 · 发表于 2024-5-21 10:38:39

这只是其中一个点。

CCC_YY · 发表于 2024-9-9 14:43:01

受教1

hkb013415 · 发表于 2024-9-29 10:55:41

kkkkkk

[讨论] IC封测厂常见的高ESD风险工序-Wafer sawing后的rinsing