在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5309|回复: 8

[求助] 65nmMOM电容DAC版图匹配问题

[复制链接]
发表于 2019-9-28 16:10:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟目前在画一个10bits的MOM电容DAC版图,采用6-4两段分裂电容阵列,后仿时其它位比值均为2,唯独衰减电容两侧的电容比值怎么调都达不到2,连1都达不到,有没有做的大神指点一下啊?附上我画的版图钟的分裂电容部分
DAC.png
发表于 2019-9-28 16:58:09 来自手机 | 显示全部楼层
有dummy吗
 楼主| 发表于 2019-9-30 22:45:35 | 显示全部楼层


有的,上面和下面被黄色金属连接起来的就是dummy电容
发表于 2019-10-1 08:08:28 | 显示全部楼层
新手 新手   
 楼主| 发表于 2020-8-11 08:20:07 | 显示全部楼层


共同学习!
发表于 2023-6-15 11:54:37 | 显示全部楼层
同问解决方案
发表于 2023-6-15 13:21:12 | 显示全部楼层
是不是基准电容本身的寄生增大幅度太大,可以考虑调整布局布线
发表于 2023-6-15 16:25:24 | 显示全部楼层
提一下寄参看看,以比例为1的为基准,2倍实际小了的话就给他加线加寄生
发表于 2023-12-4 16:50:58 | 显示全部楼层
改设计,用冗余设计方法,让分段电容也是整数。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 15:39 , Processed in 0.024708 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表