在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3025|回复: 6

[求助] MOS管栅极接偏置,源漏悬空为啥cadence仿出来有电压?

[复制链接]
发表于 2019-9-27 10:32:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如图,电压是怎么形成的?

源漏悬空

源漏悬空
发表于 2019-9-27 10:52:39 | 显示全部楼层
应该是在G、SUB加的电压形成的,但是实际上S/D是浮空的,并没有电压
发表于 2019-9-27 19:03:52 | 显示全部楼层
楼主期望仿真出来的结果是什么?
”没有电压“ 是指等于“0”?
发表于 2019-9-28 02:10:24 | 显示全部楼层
可以看下你的dcop的homotopy是怎么来的,可以试下不同的方法,估计会有不同的结果。
发表于 2019-9-29 10:09:13 | 显示全部楼层
有寄生电流
 楼主| 发表于 2019-10-7 17:26:36 | 显示全部楼层


jamesccp 发表于 2019-9-27 19:03
楼主期望仿真出来的结果是什么?
”没有电压“ 是指等于“0”?


悬空的话 应该是没电压的吧
发表于 2019-10-8 19:26:48 | 显示全部楼层


RFcircuits 发表于 2019-10-7 17:26
悬空的话 应该是没电压的吧


现实世界,没有“无限”这回事
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 23:24 , Processed in 0.019309 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表