在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4345|回复: 4

[原创] cadence ic617中DRC,LVS都通过,PEX通不过,出了什么问题

[复制链接]
发表于 2019-6-21 11:31:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
画带隙基准版图的时候DRC和lvs都通过了,但是PEX提取寄生参数的时候总是出现a fatal error,这是为什么?

带隙基准版图

带隙基准版图

PEX报错

PEX报错

LVS通过

LVS通过

DRC通过

DRC通过
发表于 2019-6-21 13:48:34 | 显示全部楼层
看一下CIW窗口的报错
 楼主| 发表于 2019-6-21 14:43:40 | 显示全部楼层


sanmuyang 发表于 2019-6-21 13:48
看一下CIW窗口的报错


CIW窗口报错如图,麻烦了
~0SO9UA8XP0$(9G_LHKKG%N.gif
发表于 2019-6-21 17:18:36 | 显示全部楼层
具体的看不出来是什么错,是所有的版图提取pex都不行?还是只有这个版图不行?RUN PEX的文件里面关于pex的设置有没有设置好?电源地的名字在LVS/PEX runset 里都没有相应的,影响应该怒视很大,不过最好添加进去
发表于 2021-6-18 17:15:40 | 显示全部楼层
没有定义类型 一般有TYP/MAX/MIN3种
在pex option--include中输入
#DEFINE TYP
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 06:34 , Processed in 0.021379 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表