设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › vivado中如何准确的画PBlock？
12
返回列表 发新帖
楼主: IC.Michael

[求助] vivado中如何准确的画PBlock？

[复制链接]
jennytanxx
发表于 2022-12-29 14:43:52 | 显示全部楼层
合理分配pblock即可，我们500M时钟3个die的芯片都能跑上去
回复 支持 反对

举报

sss08_leon
发表于 2023-3-14 13:55:25 | 显示全部楼层


IC.Michael 发表于 2022-11-26 18:18
裁面积、降频率、pblock摆附近，强收下来。


哈哈  多谢，我的问题也解决了 就是裁面积。PBLOCK 没什么用。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-16 03:30 , Processed in 0.013566 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表