在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 2597|回复: 4

[求助] DC综合如何对打两拍的跨clock 的信号处理

[复制链接]
发表于 2018-6-28 09:07:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
如题,
在跨clock 的domain 时,设计中会出现一个信号从 clk1 DFF/Q  到clk2 ,然后再clk2 打了两拍,
那么请问在DC 综合时, 需不需要 对从clk1 DFF 的Q 端出来,
进入到clk2 的第一级DFF/D  这之间的路径设置成false_path?
 楼主| 发表于 2018-6-30 15:01:59 | 显示全部楼层
求帮帮我这个多年未毕业的小学生
回复 支持 反对

使用道具 举报

发表于 2018-7-1 20:55:23 | 显示全部楼层
DC不需要设false path。打两拍做同步处理是针对异步clock,两个异步clock clk1、clk2在DC时会在sdc中设为两个不同的clock group,这样DC 不会check clk1和clk2之间的timing.
回复 支持 反对

使用道具 举报

 楼主| 发表于 2018-7-2 19:11:31 | 显示全部楼层
回复 3# shishenren

也就是说,实际上这条path 已经是false 了?
回复 支持 反对

使用道具 举报

发表于 2018-7-10 08:33:26 | 显示全部楼层
可以这么理解,sdc中,对不同的时钟设置asyc group ,两个asyc clk之间不check timing
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-8 19:26 , Processed in 0.017904 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表