在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 2046

snug2007文章一篇-JupiterXT Timing Budgeting

[复制链接]
发表于 2010-6-28 16:01:32 | 显示全部楼层
学习学习
发表于 2010-6-28 16:21:42 | 显示全部楼层
刚好要招个懂这个的人
有没有有兴趣的.

Requisition Description:
The Candidate will be responsible for physical hierarchy flow's development and comprehensive advanced feature testing of Synopsys IC Compiler. Good knowledge of high-level hierarchy design methodologies, Include hierarchy mcmm flow,Hierarchy UPF low power flow.And the candidate should be able to develop tools/scripts to constantly improve testing process efficiency and product quality.

BS with 5+ years of relevant experience , MS with 3+ years of relevant experience, or related Ph.D with 1+ years of experience.
Strong communication. Proficient Physical Hierarchy design methodology or a strong understanding of ASIC design flows . Knowledge of cimpetitive EDA tool products and product knowledge in the areas of place and route,Design Reuse and/or Physical Design is highly desired.

If you are interested in it, Please email you resumes to aspc1234@yahoo.com.cn

Synopsys是世界第一的EDA软件公司 主要面的客户是一流的ASIC design 公司(Intel,ST,LSI,Toshiba....) 特别是超大规模的数字前端/后端设计.
新一代的后端EDA 软件 IC complier 已经可以支持32nm 下的后端设计。同时最大的Tapeout 达到4000万个 Cell instance.(~1.6亿个gate), Physical Hierarchy design 占据着越来越重要的角色
发表于 2010-7-16 20:55:27 | 显示全部楼层
谢谢分享!
发表于 2011-3-1 23:51:18 | 显示全部楼层
好东西,谢谢。
发表于 2011-3-16 03:48:11 | 显示全部楼层
take a look
发表于 2011-4-6 09:58:01 | 显示全部楼层
youyongmanengkanma
发表于 2017-4-16 16:50:21 | 显示全部楼层
好资料
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 14:02 , Processed in 0.018926 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表