nxp（恩智浦） 上海site 招聘 数字后端工程师

bagele

招聘内容：nxp（恩智浦） 上海site 招聘 数字后端工程师
招聘对象：国内：去年毕业的freshout，国外：今年毕业的freshout。
工作地点：上海 浦东 张江

先来个背景介绍吧：
关于NXP:
不多介绍了，大家可以百度。不过一年以后，NXP 会更名为Qualcomm。
关于我自己：
本人2013年加入Freescale，后来成了NXP。本人在上海site做模拟，受后端boss之托，帮忙发发帖。当然，本人也很乐意来发这个帖子的，毕竟个人觉得在这边还是挺有收获的，值得跟大家推荐一下。
关于NXP上海site：
1. 办事风格：倾向于相信每一个加入team中的新鲜血液，所以，每个人在加入公司后不久（一个月内）就要开始承担独立的任务。
2. 团队合作：非常注重团队合作。由于项目的进度非常紧，所以要求团队里的每个成员要积极的融入到这个团队里去，积极与他人沟通，积极与他人写作：能当面讨论的绝不电话讨论，能电话讨论的绝不邮件讨论。
3. 新人培训：入职的新人，team内部会指定一个资深的工程师带着做一段项目，为期6个月左右。此外，各team的大牛会不定期的分享他们觉得对于其他的team而言必要要了解的本team的知识。
4. 员工进阶培训： 从去年开始，每半年选拔若干名员工（工作3~5年）到德国进行培训，培训总时间是15个月，当然不是一直在那边呆15个月，而是每半年去一次，每次一周时间。剩下的时间：前6个月待在上海在线培训，做题考试，培训的内容从公司产品介绍，到高性能电路设计，到0PPM产品测试，到最新的NVM工艺，再到项目管理等，样样俱全每月两次，一次4小时；后6个月，和其他5个来自不同国家的员工一起完成一个project，那题目相当有挑战，比如“secure boot in multi-core system”，看着都头大，这他么完全是软件的工作有木有。。。当然，所有的这些事情，都是要自己抽空搞定，所以，要求各位早早的培养自己的time management的能力。
5. 团队成就：当然，上海这个团队，我一直都引以为豪。上海site主攻i.mx这个系列。具体的介绍参见这个网页： http://www.nxp.com/products/micr ... processors:IMX_HOME。在过去的三年里，我们连续两年拿了全公司的最佳产品奖。最新的产品系列：i.mx8 由上海主导，所以，如果不出意外，我们今年还能再拿一根最佳产品奖。如果你想知道为什么公司敢把这么重要的项目放在上海site，因为：两年前，我们设计了一款i.mx6ul，到去年为止卖出去100M units。前年，我们基于smic40ll 设计了一款芯片，提前6个月一次tape out 成功，将产品的launch time 提前了6个月。。。

简而言之，个人觉得我们上海site的工作内容，工作氛围还有职业发展，都还是蛮好的，如果大家感兴趣的话，可以看看下面的工作内容介绍，发简历给我。Good Luck。


工作的具体要求如下：有兴趣的把简历发送到邮箱：yongqin.liang@nxp.com
IC design backend engineer

Responsibility:
1.        Work with the global design team to do complex SOC physical implementation for deep submicron design.
2.        Participates in block level backend design for complex SOC designs.
3.        Responsible for RTL to GDS flow including CPF definition, logic/physical synthesis, die size estimation, floor-planning, power planning, CTS, place and route, STA, signal integrity, timing closure, formal verification, DFM, DRC/LVS etc.
4.        Play a critical role in high performance design timing closure.

Qualifications:
5.        University degree in microelectronics engineering or equivalent, master degree or above is preferred;
6.        Prefer to have basic experience in IC physical implementation.
7.        Experience using backend EDA tools; i.e. Cadence Virtuoso, RC, EDI, ETS, EPS, Mentor Graphics Calibre etc is a plus.
8.        Relevant experience in the area of digital circuit design is a plus.
9.        Good knowledge of C/C++, Perl/TCL. Script in Linux/Unix environment is a plus.
10.        Good language skill in English. Passed CET- 6.

bagele

自己顶一下

bagele

顶一下

bagele

顶一下

bagele

顶一下

bagele

顶一下

bagele

顶一下。

bagele

顶顶顶顶顶顶

bagele

顶顶顶顶顶顶