formality中文资料

1027199631 · 发表于 2016-1-20 11:52:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

fm中文.zip (322.45 KB, 下载次数: 109 )

newliujian · 发表于 2016-1-20 16:05:04

摘要：
本文介绍了数字集成电路设计中静态时序分析（Static Timing Analysis）和
形式验证（Formal Verification）的一般方法和流程。这两项技术提高了时序分
析和验证的速度，在一定程度上缩短了数字电路设计的周期。本文使用Synopsys
公司的PrimeTime 进行静态时序分析，用Formality 进行形式验证。由于它们都是
基于Tcl（Tool Command Language）的工具，本文对Tcl 也作了简单的介绍。