在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: zlyld

[求助] 增量编译

[复制链接]
 楼主| 发表于 2015-9-23 11:02:40 | 显示全部楼层
回复 9# mndzjsjczex


   我是全放在一个filelist里面,都做编译。从增量编译的解释来说,它只是看到有改动的才会重新编译。

我把filelist里面最简单的module都看了一遍,把include, 之类的都删除了,
就剩下简单的verilog code。
再重新第一次编译,在第二次编译的时候看这个module会不会再次编译,
结果,哎,还是再次被编译了
找了user guide好久也没有找到问题的原因。


最让我感到好奇的是,到了门级仿真的时候,发现每次都会再来一次全编译,
每次都是新的一样。

在compile.log里面也找不到 increment 的关键字了,说明压根就没有用到增量编译。
几万的文件每次都是一次一次的再来一遍。
发表于 2015-9-23 17:39:57 | 显示全部楼层
回复 11# zlyld

确实不明白这个的原理
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-21 13:51 , Processed in 0.013568 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表