带有UPF的design综合时为什么有条net插不上level shifter

williamliwei · 发表于 2016-1-27 15:38:33

UPF有问题，仔细查下check_mv_design, 把相关warning清掉，另外检查下power lib有没有问题

flyloop · 发表于 2019-9-11 15:43:51

icfbicfb 发表于 2015-7-28 18:15
没仔细看，

首先：高压到低压其实是不需要插入level shifter的，低压到高压需要在高压部分加level shi ...

兄弟,你的理解没有问题
set_retention a_ret -domain PD_ADD -retention_power_net VDD1 -retention_ground_net GND
改为
set_retention a_ret -domain PD_ADD -retention_power_net VDD1_ADD -retention_ground_net GND

因为PD_ADD的primary_supply是 VDD1_ADD, power off后，PD_ADD的backup power 是VDD1, level shift中的 VDDH连接的是VDD
VDD1和VDD一直都是开的，所以电路不会有问题。

willfail · 发表于 2019-11-1 11:30:22

flyloop 发表于 2019-9-11 15:43
兄弟,你的理解没有问题
set_retention a_ret -domain PD_ADD -retention_power_net VDD1 -retention_grou ...

我看了下Synopsys发的UPF FLOW,retention_power_net的定义就是备用电源，不是主用的。

ZHOUDS · 发表于 2019-11-20 15:23:13

我有个问题啊，为啥没给I_ADD定义power port啊？

Roysunal · 发表于 2022-3-22 09:31:06

这个保留寄存器supply power net应该是 power switch的输入电源。

ctj930627 · 发表于 2023-9-6 01:03:06

时隔八年，这个问题又被我遇到了。我提供一些不同的思路。
目前我发现遇到这个问题的，都是用S家的saed32的库的，这个库存在一个问题，所有lvl都只能放在sink端，这是前提。
首先将retention的supply_net改成domain的primary power，我觉得是不对的。
虽然这个DC不会报错，但有很大问题
因为用一个会被关断的电去驱动retention本身就没有任何意义，而且这样即使插入lvl，
lvl的sink其实是由psw的输出电drive的，
如果domain 断电，lvl也就断电了，但retention的control端必须always on.

所以retention的supply net必须得是domain的always on的电，而且control信号线上的lvl必须在source端，也就是domain的外面。

ICykz · 发表于 2024-12-27 21:11:41

saicom 发表于 2015-8-2 15:09
近期有同样的问题,请问楼主有找到原因和解决方法吗

我也遇到了，请问有大佬解决了吗

[求助] 带有UPF的design综合时为什么有条net插不上level shifter

站长推荐 /1