做layout lvs时允许电路电阻与版图电阻阻值存在0.5%误差在哪里设置？

ambergo2011 · 发表于 2015-7-1 17:33:58

您需要登录才可以下载或查看，没有账号？注册

x

看到解答哦，记得以前看到别人在一个文件里设置过，但是不记得了

tuohong · 发表于 2015-7-1 19:07:02

calibre 的是trace property语句，别的我不知道。如果你手头有文件打开看一下就知道咋定义了。

xxmule · 发表于 2015-7-2 11:31:05

同意楼上的说法

calibre 的是trace property语句，别的我不知道。如果你手头有文件打开看一下就知道咋定义了。
tuohong 发表于 2015-7-1 19:07

登录/注册后可看大图

yjliu · 发表于 2015-7-2 15:54:29

我举个例子,3%的误差
TRACE PROPERTY M(MN) L L 3

suly · 发表于 2015-7-2 17:36:09

lvs rule里改 trace property

humanzhli · 发表于 2015-7-3 09:21:23

在lvs rule里搜索tolerance ，这句话下面的语句定义了MOS管长宽、电阻阻值及长宽、电容容值及长宽等参数所允许的误差范围。小弟新人一个，说错莫怪

rjxvicky · 发表于 2015-7-14 16:05:21

trace property

xxtop · 发表于 2015-7-15 09:41:37

四楼bingo

beckwang · 发表于 2017-3-16 08:13:24

TRACE PROPERTY R INSTPAR(R) R 0.5 MASK

[求助] 做layout lvs时允许电路电阻与版图电阻阻值存在0.5%误差在哪里设置？