在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
楼主: zyw543716900

[原创] 全差分运放输入问题???求大神

[复制链接]
发表于 2015-4-11 04:02:56 | 显示全部楼层
1. open the feedback loop at high impedance node, normally at the gate;
2. connect the opened feedback node and gate with large inductor (1G), or large ideal R to establish DC bias from feedback loop and block high frequency;
3. Add a large Capacitor between gate and a new node, stimulate this new node with AC voltage source. Large AC cap block DC and allow AC signal to pass through without disturb the DC bias condition.
发表于 2015-4-14 14:36:18 | 显示全部楼层
很专业,我早忘记怎么算了
发表于 2015-8-28 16:15:12 | 显示全部楼层
全差分运放开环仿真输入信号两边都加,两边的直流相同,即共模电压一样,AC交流小信号两边幅度都为0.5V,相位正向端为0,反相端为180,这样差模信号为1V。
闭环仿真负反馈端不需要加共模。
发表于 2017-4-4 18:33:25 | 显示全部楼层
学习了!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 12:38 , Processed in 0.014775 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表