请问各位setting time跟什么有关呢？

zdcyf0202 · 发表于 2015-1-30 11:38:04

回复 20# Luxuchang
尾电路

hustjacco · 发表于 2015-1-30 12:04:18

回复 3# zh867

输出电阻降低之后，增益就会降低，主极点增加，但是GBW不会变的呀。

Luxuchang · 发表于 2015-1-30 16:13:11

回复 22# hustjacco

setting time到底怎么样才能降低呢？我之前把输出阻抗降低了，建立时间确实降低了不少，但是没达到想要的效果，管子的长已经不能减小了，到500n~1um地步了

Luxuchang · 发表于 2015-1-30 16:15:09

回复 21# zdcyf0202

除了增大电流，还有有其他办法吗，在增大我就电流超标了

doom2011 · 发表于 2015-1-30 20:09:24

如果对增益要求不高的话，可以把P_coscade 砍掉一级试试

zh867 · 发表于 2015-2-3 00:59:22

回复 19# Luxuchang

客气了，settingtime和增益带宽积（即-3DB带宽的频率有很大关系），如果输入的阶跃信号产生的高频成份大于-3DB带宽的频率，那么建立时间肯定是加长了。（至于这个阶跃信号产生的高频成份，也就是这个最高的频率。。目前我也在计算。。摸索中。。在看信号与系统这本书。。）尝试满足增益要求的前提下，提高你的-3DB带宽，相信，会减小你的settingtime的。。。有问题一起交流。。。

Luxuchang · 发表于 2015-2-3 12:44:35

回复 26# zh867

提高-3db带宽的频率的话，共源共栅管子的尺寸得非常小了！我目前调出的指标是达标了，但是功耗增加了不少（输入管尾电流增加了很多，共源共栅支路同样的增加）

Luxuchang · 发表于 2015-2-3 12:45:13

回复 25# doom2011

嗯嗯，谢谢建议，我试试

[求助] 请问各位setting time跟什么有关呢？

站长推荐 /1