为什么级联两个寄存器就能避免亚稳态，还有这样做会导致数据传输错误吗？

我也要当学术帝

回复 5# zylxzxcyz


   thanks for sharing

mhyou

高速通信里面可采用同步算法和检错纠错码的方法

amabag

只是组织了亚稳态的传播，数据是稳定并非完全正确的。

masaka_xlw

[1]data meta-stability and  data correctness are differerent
[2]simulation and real silicon are different

haoxchao828

谢谢！！！

wsjc1999

主要是解决不让亚稳态信号传递，理论上亚稳态只能保持很短的时间，在下一个时钟沿到来时信号会保持到稳定电平。

高瞻forever

首先讲讲clk2时钟域的两个D触发器级联：也就是异步时钟域数据在clk2时钟域的同步处理，即：防止出现亚稳态；当然，若数据在clk1触发器的Q端输出时已经出现了X态，那么后续同步操作就没有了存在的意义。此处同步操作前提：是在clk1触发器Q端输出正确，意义在于：在clk2时钟域下正确采样从clk1时钟域传来的数据。