SystemVerilog中子程序的ref类型

gbsid

SystemVerilog验证一书中讲到：在SystemVerilog的语言参考手册中说——ref只能用在自动存储（automatic）类型的子程序中。

而ref只是变量地址的引用，不是变量的复制，也就是说子程序对使用ref类型的参数进行读写都是对变量的原地址中的数据进行读写。

那为什么还要限制ref必须用在automatic类型的子程序中?

另外，本人在vcs中试验了这种带有ref参数的子程序，在没有指定automatic的program中也是可以编译的。

请大神指教。