关于DDR4的gear down mode

linghuqiubai

规范里说：默认情况下（1/2 rate），内部时钟频率等于外部时钟频率；当gear down mode enable时（1/4 rate），内部时钟频率等于外部时钟频率的一半。如附件的图中所示。可是，在DDR4里，DRAM内部工作频率正常不应该是总线时钟频率的1/4吗？图中的internal clock到底是指什么？
有高手熟悉DDR4规范吗？求指点啊！多谢！

haitaox

ddr4？高大上啊

linghuqiubai

回复 2# haitaox


    学习一下手册……

dyytx

回复 1# linghuqiubai


   楼主，解释一下吧

sanshihuang

地址2T timing模式

huasheng2008

回复 1# linghuqiubai


   DDR 是正负沿trigger data, 实现double rate; 内部ck 频率只要是外部ck 频率一半，并且用单沿trigger, 不就实现1/4 datarate?

barbossa

这个问题有人解答吗？

zengwb

看这个

看起来是command线控制时钟周期翻了一倍，这个时钟感觉是内部控制器时钟吧；还和地址、数据线的时钟无关