UVM中SVA可不可以加在DUT内部的block中

allencherry · 发表于 2014-8-13 15:15:28

你是怎么弄的？呵呵学习一下

yccmrcool · 发表于 2014-8-13 22:41:01

uvm会火吗？

leapoo · 发表于 2014-8-14 04:52:47

回复 12# yccmrcool

公司让我做说明可以的阿

leapoo · 发表于 2014-8-14 04:53:26

回复 11# allencherry

就是直接把assertion写在内部block中，makefile中vsim加命令能看到

allencherry · 发表于 2014-8-14 08:27:08

就是直接把assertion写在内部block中
什么block? vsim 后面加什么选项？

[求助] UVM中SVA可不可以加在DUT内部的block中