在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: leapoo

[求助] UVM中SVA可不可以加在DUT内部的block中

[复制链接]
发表于 2014-8-13 15:15:28 | 显示全部楼层
你是怎么弄的?呵呵  学习一下
发表于 2014-8-13 22:41:01 | 显示全部楼层
uvm会火吗?
 楼主| 发表于 2014-8-14 04:52:47 | 显示全部楼层
回复 12# yccmrcool


   公司让我做说明可以的阿
 楼主| 发表于 2014-8-14 04:53:26 | 显示全部楼层
回复 11# allencherry


   就是直接把assertion写在内部block中,makefile中vsim加命令能看到
发表于 2014-8-14 08:27:08 | 显示全部楼层
就是直接把assertion写在内部block中
什么block? vsim 后面加什么选项?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 01:40 , Processed in 0.015679 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表