版图中metal 连线的宽度问题

hangji85 · 发表于 2014-4-18 09:12:19

谢谢大家的讲解，我了解了。非常感谢！

duke_wang · 发表于 2014-4-19 17:18:02

kankan

semico_ljj · 发表于 2014-4-19 21:58:19

40nm 怎么也是1P8M了吧

Wilhelm · 发表于 2014-5-20 16:46:39

这个问题很好解决，首先看你的工艺规则，就是生成方提供的设计规则文件，那里面规定了不同金属层过电流能力，然后回过头看你的电路。如果是小电流，那就用金属的最小宽度走线，如果是大电流，那就要计算一下，同时还要留出余量，一般乘以120%——150%

happy0123 · 发表于 2014-5-20 17:43:09

回复 1# hangji85

数字模块的话，都是控制信号走最小线宽就行了，只有在布clocktree的时候有时候会走两倍线宽，这样timing容易过。电源地线就要考虑power了，也就是IRdrop。模拟模块就考虑的要多了，信号的RC延时，匹配器件的IRdorp，power问题，走线寄生引起的latchup问题，像IO还要考虑ESD放电通路电阻问题。等等

我力可 · 发表于 2015-11-8 01:35:50

只考虑电流就好

[求助] 版图中metal 连线的宽度问题

站长推荐 /2