在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1329|回复: 1

[原创] partition timing

[复制链接]
发表于 2014-4-6 23:10:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟刚开始学partition,在encounter中savepartition,生成顶层和底层文件夹。我打开顶层文件做flat布局布线,为什么时序违约表较严重,该怎么改?

以下是我的partition flow:
    1: 将module 放在top 上做floorplan , place STD cell
    2: 利用Patition---> Specify Parttion 命令指定module 为patition
    3: Partition ----- > Assign Pin
    4: Partition ------> Derive Timing Dudget
    5:  Partition ------> Commit Partition
    6: Save ------> Partition
完成以上步骤后,工具会自动将top and block 保存好,这时候分别在top 以及被patition 的block 里面做pr , 这个时候用的
都是flat的flow 。在top 里面看到被patition的block已经是一个类似sram的IP 了。
    7: 完成block以及top的pr 后,使用 Partition --------> Assemble Design 
   将top 以及partition的部分合在一起,
    8: Partition -----> Flatten Parition
 楼主| 发表于 2014-4-16 17:21:19 | 显示全部楼层
算了,我换方法吧。。。。用IP核进行设计
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 13:51 , Processed in 0.013768 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表