在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6799|回复: 10

[求助] 一个POR的问题

[复制链接]
发表于 2013-6-3 15:47:27 | 显示全部楼层 |阅读模式
14资产
本帖最后由 istart_2002 于 2013-6-3 16:36 编辑

20130603_152231.jpg

怎么求得NM35端翻转对应的VDD翻转电平?跟http://bbs.eetop.cn/thread-399222-1-1.html有什么区别?

最佳答案

发表于 2013-6-3 15:47:28 | 显示全部楼层
。。。
发表于 2013-6-3 16:40:34 | 显示全部楼层
开始时候下面两路串联的管子是截止的,而电流镜是导通的,所以反相器输入为高电平。随着电阻对于串联MOS管栅极充电,串联的两路管子逐渐打开,反相器的输入为低电平。
 楼主| 发表于 2013-6-3 17:03:05 | 显示全部楼层
本帖最后由 istart_2002 于 2013-6-3 17:35 编辑




   就是随着AVDD的升高,n管电流超过p管电流,电平翻转;   怎么把AVDD的翻转电平表示出来呢?Ictrl2=2*Ictrl1不行。(不对啊,仿真波形NM35端电压是随AVDD的升高,先低后高的~) 20130603325.jpg
 楼主| 发表于 2013-6-4 15:53:52 | 显示全部楼层
本帖最后由 istart_2002 于 2013-6-4 15:59 编辑


开始时候下面两路串联的管子是截止的,而电流镜是导通的,所以反相器输入为高电平。随着电阻对于串联MOS管栅 ...
天牛不唱歌 发表于 2013-6-3 16:40


是这样的,开始右边那路CTRL2电压高,那串N管道通,左边CTRL1电压不够高,左边截止,VDD继续升高,左边一串N管导通时,PM4漏端就由低变高了。
 楼主| 发表于 2013-6-9 16:08:02 | 显示全部楼层
本帖最后由 istart_2002 于 2013-6-9 16:10 编辑

回复 2# 天牛不唱歌


   上次由于软件问题,仿真波形错了,其实是PM4漏端电压先为高再拉低再上升为高,如何解释呢?(其中绿色为VDD,红色为PM4管漏端) 20130609_160739.jpg
发表于 2013-6-9 17:52:33 | 显示全部楼层
回复 5# istart_2002


   那你把上电时间加快,底下串联的NMOS管尺寸再加大,电阻也按比例加大点,看看就明白了。
 楼主| 发表于 2013-6-21 16:14:10 | 显示全部楼层
本帖最后由 istart_2002 于 2013-6-21 16:15 编辑

回复 6# 天牛不唱歌


   上电时间10m改到1m升到4V,底下串联的NMOS管W乘以2,中间的电阻也乘以2
20130621_160814.jpg
充到500mv,被下拉,然后上升到200mv????
 楼主| 发表于 2013-6-24 17:08:37 | 显示全部楼层
回复 2# 天牛不唱歌


   开始的时候,电流镜为什么是导通的呢?
 楼主| 发表于 2013-6-24 22:08:04 | 显示全部楼层
回复 2# 天牛不唱歌


   喔 知道了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-21 04:41 , Processed in 0.025370 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表