在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3104|回复: 6

[求助] 数字版图中有没有阻抗匹配这么一概论啊?

[复制链接]
发表于 2013-6-1 14:30:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
rt~
就是2模块相连时,有没有考虑阻抗匹配这么一说?
是不是上一模块输出的load决定相连的下一模块的drive?
 楼主| 发表于 2013-6-3 15:57:50 | 显示全部楼层
upupupup
发表于 2013-6-3 16:28:11 | 显示全部楼层
阻抗匹配主要是针对模拟或者射频电路吧,数字电路中的信号只有两个有效电平 能够有效识别就行了吧
发表于 2013-6-3 16:33:57 | 显示全部楼层
好想高速数字电路是要考虑阻抗匹配的
发表于 2013-6-3 17:13:29 | 显示全部楼层
还没遇到过这个问题
发表于 2013-6-3 17:39:07 | 显示全部楼层
回复 1# yic2000


    是有边界驱动匹配的。
set_driving_cell和set_load。
但貌似不是出于信号反射之类的考虑,只是考虑transition
发表于 2013-6-3 17:46:40 | 显示全部楼层
There will be a less drive strength running rc extract when drive is less strength than load(such as BUFX1 fanout BUFX10)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-25 16:17 , Processed in 0.019186 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表