PLL环路噪声

happily0221

在ADE设置中：PSS的设置如下：

file:///C:/Users/bit/AppData/Local/Temp/ksohtml/wps_clip_image-23702.png

Pnoise的设置如下：

file:///C:/Users/bit/AppData/Local/Temp/ksohtml/wps_clip_image-23832.png

仿真出PLL的相位噪声如下：

file:///C:/Users/bit/AppData/Local/Temp/ksohtml/wps_clip_image-23920.png

为何会出现peaking？？？？此环路的相位裕度是51度

zhuyujun

看不到图片啊！