请问在栅上（非两头处）打孔（via1）有什么影响？

zhuyujun · 发表于 2013-5-27 13:23:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 zhuyujun 于 2013-5-27 13:41 编辑

请问在栅上（非两头处）打孔（via1）有什么影响？

semico_ljj · 发表于 2013-5-29 14:57:50

图呢？？？

maomao198477 · 发表于 2013-5-29 15:43:49

还是需要了解一些工艺的

hawaii78 · 发表于 2013-5-30 14:25:28

先不说你打孔了
首先
你在poly上面走线了就不对

allen_tang · 发表于 2013-5-30 15:58:15

回复 4# hawaii78

poly上走metal有什么问题？
而且poly上打孔也是很久很久以前t定的rule。之前有人test过，把contact打在thin-oxide的gate上对device也没太大影响，只不过现在foundry都定这么定义rule，违反design rule，出问题算自己的...

chengzhiqiang · 发表于 2013-5-31 16:03:48

打via还好吧，一般不让打contact

zhuyujun · 发表于 2013-5-31 16:48:24

回复 7# chengzhiqiang

打via1可能不是很好吧，via2应该没事，con是不允许打在管子中间的吧，drc会不过的。

蘑菇要冷静 · 发表于 2013-5-31 23:11:40

两端可以，高速电路布线经常用。打在gate中间(gate oxide)这个问题是个悲剧问题，我曾经问过leader,然后说我不懂工艺，然后我试用期不合格悲剧了。

[讨论] 请问在栅上（非两头处）打孔（via1）有什么影响？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2