设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog及HDL高级设计技巧
12
返回列表 发新帖
楼主: yiyu1234654

[资料] SystemVerilog及HDL高级设计技巧

[复制链接]
Johny_2012
发表于 2013-4-9 22:20:55 | 显示全部楼层
回复 9# yiyu1234654


   非常感谢~~
回复 支持 反对

举报

nano_dv
发表于 2013-4-13 09:11:01 | 显示全部楼层
xia zai xue xi le...
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

guhao0623
发表于 2013-11-21 22:23:23 | 显示全部楼层
来顶起。。。
回复 支持 反对

举报

zch74
发表于 2013-11-22 15:27:39 | 显示全部楼层
我还没有接触过，希望以后你能多多指教~~~
回复 支持 反对

举报

javasun
发表于 2013-12-13 12:28:07 | 显示全部楼层
楼主 有关于sv 仿真VHDL的例子吗？ 我这工程必须用VHDL 但是仿真可以自选，我想用SV试一试。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

weiqiruan
发表于 2017-12-22 00:46:25 | 显示全部楼层
systemverilog资料真的太少了，支持一波！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 09:29 , Processed in 0.019431 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表