数字芯片测试中VCO波形jitter很大，怎样解决

zhouweiscut · 发表于 2013-3-19 23:07:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我最近在测试师兄留下来的芯片，需要在芯片运行时从FPGA输入的慢时钟25MHz切换到芯片内部产生的快时钟800MHz。VCO有64分频
的输出PAD。只要将测试程序下载到FPGA中，芯片中VCO的输出时钟就有很大的摆动，jitter达到一半的CLK。时钟看起来是不能用的
。还有，在切换时钟的瞬间，芯片的输入电压瞬间降低0.2-0.3V，芯片的输入是用稳压电源的。由于CLK有问题，现在都不能测试，
哪位大神有解决方法。

zhouweiscut · 发表于 2013-3-20 12:22:15

帮自己顶一个，希望有大神帮忙！

zhouweiscut · 发表于 2013-5-17 22:41:36

帮自己再顶一个，希望有大神帮忙！

chen.terry · 发表于 2013-5-19 10:52:27

这么强悍，学校流片了？？？

kinglongzh · 发表于 2013-5-19 16:21:28

.............................

zhouweiscut · 发表于 2013-7-15 17:04:58

经过测试发现，由于VCO输出频率区间不是很大，刚好不是在芯片的工作频率区间中，导致芯片不能正常工作

[求助] 数字芯片测试中VCO波形jitter很大，怎样解决

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1