在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3712|回复: 1

[求助] 在Candence中对电路进行仿真时显示不了输出波形

[复制链接]
发表于 2013-3-16 16:54:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在Candence中对电路进行仿真时显示不了输出波形,错误提示是这样的:
   Fatal error found by spectre during topology check.
   Fatal: the following braches form a loop of rigid branches (shorts) when added to the circuit.
              V1:p(from D to 0)
              V0:p(from vdd! to 0)
       我甚是不能理解这是什么意思,请各位同行帮忙看看,谢谢!
发表于 2024-4-5 13:33:42 | 显示全部楼层
请问解决了吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 00:54 , Processed in 0.017551 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表