在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7201|回复: 7

[原创] 抛砖引玉,同步器(三)

[复制链接]
发表于 2012-12-24 12:15:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

多个信号跨时钟域

多个控制信号跨时钟域仅仅通过简单的同步器同步有可能是不安全的。

简单举例,b_loadb_en同步至a_clk时钟域,如果这两个信号有一个小的skew,将导致在a_clk时钟域中两个信号并不是在同一时刻起作用,与在b_clk中的逻辑关系不同。

4.png

解决的方法应该比较简单,就是将b_loadb_en信号在b_clk时钟域中合并成一个信号,然后同步至a_clk中。

如果遇到不能合并的情况,如译码信号。如下图

5.png

如果Bdec[0]bdec[1]间存在skew将导致同步至a_clk中后译码错误,出现误码。在这种情况下,建议加入另一个控制信号,确保bdec[0]bec[1]稳定时采。例如在bdec[0]bec[1]稳定输出后一到两个周期b_clk域输出一个en信号,通知a_clk域此时可以采bdec[0]bec[1]信号。这样可确保正确采样。

发表于 2012-12-24 21:48:28 | 显示全部楼层
请问LZ,同步之后,在aclk时钟域中打一拍可以吗?
 楼主| 发表于 2012-12-25 09:50:58 | 显示全部楼层
这个要看你的设计了,如果这个信号要与别的信号对齐或者怎么样的话,就需要在a_clk时钟域里做点事情了
发表于 2013-1-3 01:51:34 | 显示全部楼层
请问楼主,bclk的两个信号合并为一个是用and门合并吗?有些不太理解,谢谢
发表于 2013-1-17 09:56:14 | 显示全部楼层
写的挺好的
发表于 2013-2-18 17:16:39 | 显示全部楼层
写的不错
发表于 2015-6-3 17:34:08 | 显示全部楼层
很棒!
发表于 2024-4-9 17:32:21 | 显示全部楼层


starmoonurf13 发表于 2013-1-3 01:51
请问楼主,bclk的两个信号合并为一个是用and门合并吗?有些不太理解,谢谢


用什么门合并是需要看你的设计需求。其实他的意思就是,如果需要同步的信号可以用组合逻辑合并成单bit信号,那就最好在b时钟域先处理好。当然,还有个需要注意的是,在b时钟域进行组合逻辑处理之后一定要用b时钟打一拍,确保是寄存器输出送到a时钟域,否则会有竞争冒险的风险
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 06:48 , Processed in 0.022050 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表