FPGA片间通信差分信号对（几十兆速率）采用啥差分电平标准简单？

yangchao1t · 发表于 2012-12-22 23:45:15

您需要登录才可以下载或查看，没有账号？注册

×

打算设计几对差分信号用作板上两片spartan6的片上通信通道，速度不要求高，几十兆既可，请问采用什么差分电平标准简单？

pusher_yxg · 发表于 2012-12-23 18:42:49

差分常用的是LVDS，如果是100Mbps以下信号，又在一个板子内，可以用单端线。

pusher_yxg · 发表于 2012-12-23 18:45:01

Xilinx LVDS可使用内部端接电阻，很方便的。

yangchao1t · 发表于 2012-12-23 23:36:29

就是说，FPGA外面不用接任何端接电阻，PCB图直接把两片FPGA对应通信用差分管脚直接接起来，在FPGA内部配端接电阻就行了？

lee2008 · 发表于 2012-12-24 01:12:13

就是说，FPGA外面不用接任何端接电阻，PCB图直接把两片FPGA对应通信用差分管脚直接接起来，在FPGA内部配端接 ...
yangchao1t 发表于 2012-12-23 23:36

登录/注册后可看大图

看的pin assignment ，如果跟别的pin 冲突，是不能打开内部100欧那就是需要外部加了所以提前做好pin assignment 跑下确定没有问题

yangchao1t · 发表于 2012-12-24 04:10:18

谢谢两位指点！
再确认下，就是说如果差分对管脚(XX_P,XX_N)如果空闲，就可直接配置打开内部100欧端接电阻，两片FPGA外部管脚对应信号直连，不需再加端接电阻了？

账号		自动登录	找回密码
密码			注册

[求助] FPGA片间通信差分信号对（几十兆速率）采用啥差分电平标准简单？