questasim 对 interface 的支持

nju044 · 发表于 2012-10-23 23:29:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 nju044 于 2012-10-23 23:30 编辑

questasim下面仿真systemverilog，出现Error: Top-level design unit 'bus_if' must be an ENTITY, CONFIGURATION, MODULE or PROGRAM.
层次如下：
top
|--test
|--bus_if
bus_if是接口，top、test都是模块。

上面的错误是questasim对interface不支持吗？那应该用什么代替接口呢？

gaurson · 发表于 2012-10-23 23:35:22

bus_if应该是定义的interface，需要和一个MODULE连接，最好上具体代码。

nju044 · 发表于 2012-10-24 16:12:51

回复 2# gaurson

4.4.2.rar (121.08 KB, 下载次数: 2 )
是SV for verification 第二版第四章第四节的一段代码。
PS1: 我试着仿真时不加上 arb_if，错误如下：
Fatal: (vsim-3695) */test.sv(0): The interface port 'arbif' must be passed an actual interface.

PS2: 报“actual interface”错误的帖子网上有：http://bbs.21ic.com/icview-367932-1-1.html。