数字电路中如何嵌入模拟IP

孤月飞星 · 发表于 2012-10-22 10:02:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有个数字电路，它包含了几个模拟IP，像ADC OSC这种，在做仿真的时候如何将模拟IP（这里用的只是仿真模型）嵌入到数字电路中。我不明白的地方是，我们写的数字的verilog代码，它是没有VDD GND的，但是模拟IP它的ports，既有数字的又有模拟的，还有VDD GND 请问这改怎么连接？

kevinht · 发表于 2012-10-22 21:28:20

你指的是数字仿真吧，这个取决于系统仿真模型的建立，VDD连系统内部的VDD就行了，一般系统设计里会有个power模块，也是模拟IP的模型，输出芯片内部电源。其他的port，该怎么连就怎么连，如果要数模混接，那还要加level shifter。这些模拟的信号在数字仿真中也只有数字那几个状态，比如1和0代表上电和没上电。
取决于模拟IP仿真模型的设计

陈华009 · 发表于 2012-10-23 11:29:08

不知道是不是可以在工艺给的.v文件中把这个模块实例化？？？

孤月飞星 · 发表于 2012-10-23 14:32:14

恩 2楼得意思大致明白了，还想问一下level shifter是怎么回事？在仿真模型中，模拟信号被定义成了64位的，这样行吗？然后再问一个问题，gsmc0.18um工艺的IO库，里面有数字IO，analog IO, 数字接电源、接地（VDD GND），模拟接电源、接地（AVDD AGND）。最后芯片的管脚是不是都用这个IO库里的这些模块哦？特别是接电源和接地这些模块应该怎么用？

[求助] 数字电路中如何嵌入模拟IP

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2