大家能帮我看下这条路经吗？

Syn2012

Startpoint: SCANIN1_PAD

(input port clocked by ClkAtpg)

Endpoint: SCANOUT1_PAD

(output port clocked by ClkAtpg)

Path Group: ClkAtpg

Path Type: max

Min Clock Paths Derating Factor : 0.950000

Max Clock Paths Derating Factor : 1.000000

Point
Incr
Path

-------------------------------------------------------------------------------------

clock ClkAtpg (rise edge)

0.000000
0.000000

clock network delay (ideal)
0.000000
0.000000

input external delay
10.000000
10.000000 f

SCANIN1_PAD (inout)

0.000305 & 10.000305 f

uVD157_pad/uSCANIN1/PAD (PDU04SCDG)
8.991417 & 18.991722 f

uVD157_pad/uSCANIN1/C (PDU04SCDG)
11.348091 & 30.339813 f

uVD157_digital/uInf/U593/Z (AN2HVTD0)

0.241364 & 30.581177 f

uVD157_digital/FE_OFC3998_InfPGM/ZN (INVHVTD1P5)
0.292107 & 30.873283 r

uVD157_digital/FE_OFC3999_InfPGM/ZN (INVHVTD4)
0.374252 & 31.247536 f

uVD157_digital/uEfuse/U13/ZN (INVHVTD0)

0.298553 & 31.546089 r

uVD157_digital/uEfuse/U93/ZN (AOI22HVTD0)
0.187462 & 31.733551 f

uVD157_digital/uEfuse/U7/ZN (XNR3HVTD0)
0.469589 & 32.203140 f

uVD157_digital/uEfuse/U4/ZN (IAO22HVTD0)
0.255211 & 32.458351 f

uVD157_digital/uEfuse/U8/Z (AO22HVTD0)
0.373337 & 32.831688 f

uVD157_digital/FE_OFC287_EfuseInfDout/ZN (INVHVTD1P5)
0.313499 & 33.145187 r

uVD157_digital/FE_OFC288_EfuseInfDout/ZN (CKNXHVTD4)
0.452446 & 33.597633 f

uVD157_digital/uInf/U664/ZN (AOI22HVTD0)
0.657310 & 34.254944 r

uVD157_digital/uInf/U663/ZN (OAI21D4)
0.235207 & 34.490150 f

uVD157_pad/U7/Z (MUX2D4)
0.194923 & 34.685074 f

uVD157_pad/FE_OFC256_n11/Z (CKBXD16)
0.149406 & 34.834480 f

uVD157_pad/uSCANOUT1/PAD (PDU04SCDG)
9.886711 & 44.721191 f

SCANOUT1_PAD (inout)
90.782471 & 135.503662 f

data arrival time
135.503662

clock ClkAtpg (rise edge)
50.000000
50.000000

clock network delay (ideal)
0.000000
50.000000

clock reconvergence pessimism
0.000000
50.000000

output external delay
-10.000000 40.000000

data required time
40.000000

-------------------------------------------------------------------------------------

data required time
40.000000

data arrival time
-135.503662

-------------------------------------------------------------------------------------

slack (VIOLATED)
-95.503662

该路径为一条直接从扫描输入到扫描输出端口的时序报告，但是有个奇怪的现象，这里从芯片的顶层输入端SCANIN1_PAD (inout)到uVD157_pad/uSCANIN1/PAD (PDU04SCDG) 这个IO的PAD端口的延时居然有 8.991417 ns，按理说这里就是一个net相连的啊，怎么会有这么大的延时呢？不知道有谁也遇到过这个问题？它可能与哪些因素有关？同样的，从uVD157_pad/uSCANOUT1/PAD (PDU04SCDG)的PAD端到芯片的顶层端口SCANOUT1_PAD (inout)的延时居然达到90.782471 ns。太让人崩溃了。

陈涛

PAD delay大是常事，至于那90ns到PAD，去检查它的input transition和output loading

Syn2012

回陈老大AD大确实是经常遇到的现象，但是这里的delay却是出现在我的顶层Port端口到IO的PAD端口。而对于从IO的PAD到IO的C端口为9点几纳秒。这个还算是正常，但是那个port到IO的PAD端口那么大的延时就有点不是很清楚了。我也查看了下，我的port的transition为我自己设置的为0.6，而到达IO的PAD却变成了28.5ns。这个地方完全就是一根net的呀。不知道为什么变成这么大了。

陈涛

high fanout 或者 long wire都会造成28.5ns 的transition